• Desarrollar programas de prueba y caracterización ATE.
• Desarrollar planes de prueba de caracterización utilizando metodologías establecidas dirigidas a funciones y características de IP del chip.
• Ejecutar la caracterización de las características de IP del chip objetivo utilizando ATE a nivel de oblea, ATE a nivel de paquete y plataformas de banco a nivel de paquete a través de condiciones de proceso, temperatura y voltaje.
• Aplicar análisis estadísticos a los datos de caracterización recopilados para definir parámetros clave de la hoja de datos del producto y reportar los resultados.
• Identificar y analizar las marginalidades del producto hasta su causa raíz, comunicando y coordinando el cierre de la causa raíz con el equipo interfuncional apropiado (por ejemplo, Ingeniería de Aplicaciones, Ingeniería de Diseño, etc.)
• Diseñar e implementar circuitos de prueba utilizando tejido FPGA e IP embebido.
• Desarrollar scripts y programas de automatización de banco y recopilación de datos.
• Diseñar y desarrollar hardware ATE y de banco.
• Llevar todos los problemas del producto a resolución.
• Planificar y ejecutar pruebas de muestras (es decir, AS, ES), asegurando la entrega oportuna de muestras probadas a clientes internos y externos.
• Analizar y reportar sobre el rendimiento de prueba y el tiempo de prueba.
  
  

• 8+ años como contribuyente individual en Ingeniería de Producto o Validación/Caracterización de Si
• Título universitario (ECE, CoE, EE, Física)
• Buen conocimiento de dispositivos semiconductores y metodologías de prueba
• Experiencia en desarrollo de hardware (placa de carga, tarjeta de prueba, placa de banco)
• Experiencia en validación y caracterización de IC utilizando diversas herramientas de banco (es decir, Osciloscopio, Generadores de Patrones, Generador de Temporización de Datos, Multímetros, etc)
• Experiencia en validación y caracterización de Si de IP SERDES
• Experiencia en validación de Si de protocolos PCIe Gen 1/2/3/4 y Ethernet
• Experiencia con WAT/etest, clasificación de obleas, ensamblaje de paquetes, prueba final (es decir, proceso IC de backend completo)
• Se desea experiencia en Lógica Programable
• Experiencia en Diseño RTL, Verificación de Diseño es una ventaja
• Conocimiento de metodologías de prueba, DFT (es decir, escaneo, BIST) y metodologías de grado de fallas es una ventaja
• Conocimiento de Lenguaje de Descripción de Hardware como Verilog o VHDL es una ventaja
• Conocimiento de lenguajes de programación (es decir, Python, C++)
• Conocimiento de Control Estadístico de Procesos
• Competente en el uso de software de análisis estadístico (es decir, SAS JMP, R)
• Conocimiento en Análisis de Rendimiento
• Excelente habilidad verbal y escrita en inglés. Capacidad demostrada para trabajar con múltiples grupos y a través de culturas
• Buenas habilidades analíticas y de resolución de problemas
• Fuertes habilidades en Windows, Unix y MS Office
• Curioso con una fuerte automotivación para aprender y explorar

Por favor, consulta la descripción del trabajo.